fpga.love
EN App
知识库›AMD 社区问答速查›Vitis统一IDE生成的Zynq 7000 FSBL启动失败

Vitis统一IDE生成的Zynq 7000 FSBL启动失败

Zynq PS 配置已闭环原帖 9 个回答 · 1.63K 次浏览|器件：Vitis Unified IDE 2023.2/2024.1 / Zynq xc7z020-clg400（错误码：0x6802E0000000, 0xE0001000）

一句话结论：在fsbl.h中别名QSPI宏可修复统一IDE下FSBL启动失败

现象

统一IDE生成的FSBL镜像启动报DATA_ABORT_HANDLER或ILLEGAL_BOOT_MODE，经典IDE正常

根因

FSBL main.c中QSPI宏XPAR_PS7_QSPI_LINEAR_0_BASEADDR未定义，条件判断为假导致QSPI初始化缺失

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008a69dPSAQ/zynq-7000-fsbl-project-fails-with-vitis-unified-

相关资料

如何将节点锁定Vivado许可证迁移到另一台电脑？Zynq7000 NAND 如何启用 BCH 软件 ECC？改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗？

相关标签：Zynq7000 · FSBL · Vitis · QSPI

就这个问题继续问 AI → ← 返回 AMD 社区问答速查