fpga.love
EN App
知识库›AMD 社区问答速查›ZCU102 HLS自定义IP经MIG写PL DDR4丢失前16个数据

ZCU102 HLS自定义IP经MIG写PL DDR4丢失前16个数据

IP 打包与升级已闭环原帖 9 个回答 · 513 次浏览|器件：ZCU102 / Vivado HLS / MIG DDR4

一句话结论：添加TLAST后不再丢失前16个数据，但出现新的数据错误问题

现象

经MIG读DDR4时丢失前16个unsigned int，首数据变为0x4180_0000

根因

custom IP的input_stream端口未添加TLAST信号

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpMI5SAM/zcu102-hls-loss-data-when-custom-ip-write-to-pl-

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：ZCU102 · HLS · MIG · DDR4

就这个问题继续问 AI → ← 返回 AMD 社区问答速查