fpga.love

EN App

知识库›AMD 社区问答速查›XDMA bypass AXI 接口读回数据顺序错乱

XDMA bypass AXI 接口读回数据顺序错乱

DMA 传输已闭环原帖 6 个回答 · 487 次浏览|器件：XDMA PCIE IP / xdma_rw.exe

一句话结论：问题源于用户自写 AXI 模块的失误，非 IP 或驱动问题

现象

offset 0x008 读到 24~17，而非预期的 16~09

根因

提问者自述在编写 AXI 模块时出错，已自行定位问题

可尝试的处理步骤

在主机 PC 上执行 xdma_rw.exe bypass write 0x000 1 2 ... 24
在 FPGA 侧从 bypass AXI 接口读取数据并核对各地址内容

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpWNUSA2/xdma-pcie-ipproblem-about-axi-out-of-order-of-th

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决 Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：XDMA · PCIe · AXI · bypass

就这个问题继续问 AI → ← 返回 AMD 社区问答速查