DMA 传输社区未闭环原帖 9 个回答 · 285 次浏览|器件：Kintex Ultrascale / XDMA IP / Vivado 2024.1与2021.2（错误码：Completion Timeout）
一句话结论：对齐问题可规避，但根因未定论，回退2021.2可用
对XDMA主AXIlite接口非64位对齐地址readl/writel触发Completion Timeout，AXI侧看不到请求
帖中未明确；发帖人最终称是目标block design中地址编辑器生成的地址未清零所致，但另有回答称即使64位对齐仍偶发超时
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008yrm05SAA/xdma-in-kintex-ultrascale-appears-to-have-change
相关标签：XDMA · AXI Lite · PCIe · Completion Timeout
就这个问题继续问 AI → ← 返回 AMD 社区问答速查