FSBL 与启动镜像已闭环原帖 9 个回答 · 512 次浏览|器件：Zynq7020 / ZC702
一句话结论：PS控制寄存器可经PL的AXI master访问，可仿照FSBL写寄存器完成初始化
仅通过JTAG下载bit文件时FCLK_CLK0/CLK2无输出，带FSBL下载时三路时钟均正常
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpaHsSAI/without-fsbl-how-can-i-initialize-ps-clocks-and-
相关标签：Zynq7020 · FSBL · DDR3 · AXI
就这个问题继续问 AI → ← 返回 AMD 社区问答速查