fpga.love

EN App

知识库›AMD 社区问答速查›Gen3 x8 PCIe板插入Gen4/Gen5 x8插槽链路宽度识别异常

Gen3 x8 PCIe板插入Gen4/Gen5 x8插槽链路宽度识别异常

PCIe / XDMA社区未闭环原帖 9 个回答 · 2.24K 次浏览|器件：xcku11p/xcau25p / Vivado 2021.1.1 / UltraScale+ PCIE4 IP v1.3

一句话结论：未找到根本原因，按 https://support.xilinx.com/s/article/45859 的措施规避了该问题

现象

约每30次出现一次，Gen3链路宽度由x8降为x4至x1

根因

帖中未明确

可尝试的处理步骤

参考 https://support.xilinx.com/s/article/1097525 检查 Receiver Detect
检查 PCI Express Capability Structure 的 Link Status Register
检查 Link Capability Register
确认 TS1 的 data rate 值是否为 1e，参考 https://support.xilinx.com/s/article/980246
确认主板 PCIe 速率设为 Gen2/Gen1 时问题是否仍存在
检查是否启用了 PCIe 总线电源管理/省电选项

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007HjpxzSAB/when-placing-a-gen3-x8-configured-pcie-board-int

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定 Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：PCIe · UltraScale+ · Link Width · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查