DDR / MIG已闭环原帖 9 个回答 · 294 次浏览|器件：Vivado 2020.2 / Virtex-7 / UltraScale
一句话结论：需参考UG1026迁移指南，并基于PIO示例设计实现用户逻辑
迁移项目时Gen3 PCIe Integrated Block端口宽度和数量与Virtex-7不同，无法直接迁移
不同芯片系列能力不同，PCIe IP端口定义存在差异，需参考迁移指南
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008olmgpSAA/when-migrating-a-project-from-virtex7-to-ultrasc
相关标签：PCIe · UltraScale · Virtex-7 · Migration
就这个问题继续问 AI → ← 返回 AMD 社区问答速查