fpga.love
EN App
知识库›AMD 社区问答速查›能否让实现工具自动调整IDELAYE3延迟值？

能否让实现工具自动调整IDELAYE3延迟值？

时序与实现社区未闭环原帖 4 个回答 · 448 次浏览|器件：Zynq UltraScale+ HP I/O / Vivado

一句话结论：帖中建议用Tcl自动化或据setup/hold余量一次算出IDELAY值，未给出最终方案

现象

需手动反复修改IDELAYE3延迟值并重跑实现约100次以消除时序错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006eJCjKSAW/we-are-using-idelaye3-not-only-to-fix-external-t

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：IDELAYE3 · LVDS · Vivado · Timing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查