封装与引脚约束社区未闭环原帖 9 个回答 · 1.82K 次浏览|器件：Vivado 2016.4 / MIG DDR4 / VCU118（错误码：Constraints 18-550）
一句话结论：需将sys_rst直连顶层端口，或仅用IP DCP而不添加IP XDC
Vivado报Constraints 18-550警告，sys_rst未直连顶层端口，IOSTANDARD被忽略
IP引脚sys_rst未直接连接到顶层端口，导致IP的IOSTANDARD约束无法传播到顶层
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpcCQSAY/warning-constraints-18550-could-not-create-iosta
相关标签：Vivado · IOSTANDARD · MIG DDR4 · Constraints
就这个问题继续问 AI → ← 返回 AMD 社区问答速查