fpga.love
EN App
知识库›AMD 社区问答速查›Vivado联合Modelsim综合后时序仿真警告报错如何修复

Vivado联合Modelsim综合后时序仿真警告报错如何修复

时序与实现社区未闭环原帖 9 个回答 · 781 次浏览|器件:Vivado2018.3 / Modelsim SE 2020.4(错误码:vsim-3316, vsim-12123, vsim-SDF-16107)

一句话结论:综合后时序仿真SDF为估计值,时序以静态时序分析报告为准

现象

综合后时序仿真出现SDF反标警告与vsim-12123等报错,行为仿真与功能仿真正常

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007H0RyjSAF/vivado%E8%81%94%E5%90%88modelsim%E8%BF%9B%E8%A1%

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · Modelsim · SDF · timing-simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查