fpga.love
EN App
知识库›AMD 社区问答速查›小幅Verilog改动后Vivado综合卡在时序优化

小幅Verilog改动后Vivado综合卡在时序优化

时序与实现社区未闭环原帖 9 个回答 · 1.3K 次浏览|器件:Vivado 2018.2 / Amazon F1 AMI 1.5.0

一句话结论:问题未解决,需进一步提供testcase复现

现象

综合时序优化超1小时,整体设计在Technology Mapping卡超12小时

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHvGqSAK/vivado-synthesis-stuck-in-timing-optimization-af

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · Synthesis · TimingOptimization · TechnologyMapping

就这个问题继续问 AI → ← 返回 AMD 社区问答速查