Vivado 报错与许可已闭环原帖 9 个回答 · 688 次浏览|器件：Vivado / MIG核 / DDR3（错误码：Timing 38-472）
一句话结论：添加CLK_25M时钟约束后警告消除
使用MIG核调试DDR3时出现Timing 38-472严重警告
Port CLK_25M的clock约束未添加
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006xH7bcSAC/%E4%BD%BF%E7%94%A8vivado-mig%E6%A0%B8%E6%97%B6%E
相关标签：MIG · DDR3 · Timing · XDC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查