fpga.love

EN App

知识库›AMD 社区问答速查›Vivado Block Design 中复位极性不匹配如何解决

Vivado Block Design 中复位极性不匹配如何解决

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 2.14K 次浏览|器件：Vivado 2014.1

一句话结论：用 utility vector logic 反相，或修改 Processor System Reset 的极性配置。

现象

Processor System Reset 的 mb_reset 高有效，AXI BRAM Controller 的 S_AXI_aresetn 低有效，无法继续。

根因

两个 IP 复位极性相反，且 IP 配置界面中极性设置不可改。

可尝试的处理步骤

在 Block Design 中使用 utility vector logic 这个 IP 来反相信号。
选中 ext_reset_in 端口，在左侧属性窗口展开 CONFIG 标签，修改 polarity 的 ACTIVE_HIGH/ACTIVE_LOW 值。

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpZkrSAE/vivado-ip-block-design-reset-polarity-issue

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · Block Design · Reset Polarity · AXI

就这个问题继续问 AI → ← 返回 AMD 社区问答速查