fpga.love

EN App

知识库›AMD 社区问答速查›重建Vitis Vision库resizer IP时Vivado HLS编译报错

重建Vitis Vision库resizer IP时Vivado HLS编译报错

ILA 在线调试已闭环原帖 9 个回答 · 975 次浏览|器件：Vivado HLS / Vitis Vision Library

一句话结论：用--recursive标志克隆仓库即可解决

现象

综合resizer IP代码时出现奇怪错误，怀疑cflag设置错误

根因

克隆仓库方式不当，未用recursive标志导致Vitis Libraries未克隆到正确目录

可尝试的处理步骤

使用 git clone --recursive https://github.com/Xilinx/PYNQ-HelloWorld.git 重新克隆仓库

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpMR5SAM/vivado-hls-compilation-error-when-trying-to-rebu

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突 Vivado JTAG配置报错但FPGA编程成功 ISE中如何将启动时钟改为JTAG CLK？

相关标签：Vivado HLS · Vitis Vision · PYNQ · git clone

就这个问题继续问 AI → ← 返回 AMD 社区问答速查