fpga.love
EN App
知识库›AMD 社区问答速查›MIG 的 clk_ref 输入缓冲接逻辑常量报错怎么办?

MIG 的 clk_ref 输入缓冲接逻辑常量报错怎么办?

Vivado 报错与许可已闭环原帖 9 个回答 · 1.86K 次浏览|器件:Vivado(帖中提及 2014.2 及更新版本)/ MicroBlaze + MIG 7 Series(错误码:[Place 30-378])

一句话结论:为 iodelay_ctrl 正确连接参考时钟(或使输入频率落在 199–201 MHz 以选用系统时钟)即可解决

现象

实现阶段报 Place 30-378,iodelay_ctrl 的 diff_clk_ref 输入缓冲被接到逻辑常量

根因

MIG 设计需要系统时钟和参考时钟两个时钟源,iodelay_ctrl 的参考时钟未连接;参考时钟选项中没有 Use System Clock 是因为输入频率不在 199–201 MHz 范围内

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHsvfSAC/vivado-error-place-30378-input-pin-of-input-buff

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Place 30-378]
MIG 参考时钟未连接导致 Place 30-378

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · MIG · Place 30-378 · clk_ref

就这个问题继续问 AI → ← 返回 AMD 社区问答速查