差分信号输入缓冲器布局报错
实现 Place / Route / Opt / Timing 已闭环 Vivado 2014.3 / ZC702
一句话结论：子模块已实例化IBUFDS时，可用IO_BUFFER_TYPE属性禁止工具自动插入缓冲器
综合通过，实现失败；差分信号被当作单端处理，每个差分对报两个Place 30-378错误
[Place 30-378] Input pin of input buffer adc_if_v1_0_S00_AXI_inst/i_cf_adc_4c/i_adc_if/g_adc_if[0].i_adc_if_1/i_data_ibuf has an illegal connection to a logic constant value.
帖中未明确；回答推测工具自动插入IBUF导致信号变为单端
子模块已实例化IBUFDS时，可用IO_BUFFER_TYPE属性禁止工具自动插入缓冲器
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpTjzSAE/place-error-regarding-the-plac…