fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2018.3 综合时生成 MIG 7series 崩溃

Vivado 2018.3 综合时生成 MIG 7series 崩溃

Vivado 报错与许可社区未闭环原帖 9 个回答 · 506 次浏览|器件：Vivado 2018.3

一句话结论：问题未解决，升级到 2019.1 后不再崩溃

现象

综合时弹出 generating IP MIG 7 series 后 Vivado 崩溃

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpmnOSAQ/vivado-crash-when-generating-mig-7series-during-

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · MIG · crash · synthesis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查