fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 仿真有效 VHDL 时崩溃

Vivado 仿真有效 VHDL 时崩溃

Vivado 报错与许可社区未闭环原帖 9 个回答 · 714 次浏览|器件：Vivado 2017.4 / 2018.2（错误码：Simulator command interrupted）

一句话结论：记录数组赋值触发仿真器崩溃，可用 for 循环规避

现象

仿真器无提示崩溃，报 Simulator command interrupted 等

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpiZ6SAI/vivado-crash-in-simulation-with-valid-vhdl

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · simulation · VHDL · crash

就这个问题继续问 AI → ← 返回 AMD 社区问答速查