fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2021.2 综合视频混合器 IP 卡死

Vivado 2021.2 综合视频混合器 IP 卡死

综合与实现社区未闭环原帖 9 个回答 · 653 次浏览|器件:Vivado 2021.2 / Nexys Video (Artix)

一句话结论:卡在 IP 的 compile_c 阶段,帖中给出 HLS IP 补丁链接但未确认解决

现象

原在 2019.X 可综合的视频混合器设计在 2021.2 综合卡住超 48 小时

根因

帖中未明确;仅定位到卡在 IP 的 compile_c 调用阶段

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006sD5lUSAS/vivado-2019x-synthesized-my-video-mixer-but-2021

相关资料

CORDIC IP sin/cos结果乘法综合报Synth 8-502错误DFX时Verilog模块无法创建分区定义怎么办?SOC仿真elaborate步骤失败如何解决?

相关标签:Vivado · synthesis · video-mixer · IP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查