fpga.love
EN App
知识库›AMD 社区问答速查›在封装BD子系统中例化ILA导致所有ILA失效

在封装BD子系统中例化ILA导致所有ILA失效

ILA 在线调试社区未闭环原帖 7 个回答 · 329 次浏览|器件:Vivado 2014.3

一句话结论:问题未解决,仅给出排查方向,怀疑跨时钟域问题

现象

设计可正常构建,但两个ILA均失效,立即触发无反应

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0OFMSA3/vivado-20143-instantiating-ila-in-a-package-bd-s

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:ILA · Vivado · BD · timing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查