fpga.love
EN App
知识库›AMD 社区问答速查›Vivado综合时get_clocks找不到对象如何解决

Vivado综合时get_clocks找不到对象如何解决

时序与实现社区未闭环原帖 3 个回答 · 383 次浏览|器件:Vivado(错误码:Vivado 12-4739)

一句话结论:帖中未给出结论,问题仍未解决

现象

约束文件中的set_clock_groups在综合时报Vivado 12-4739,屏蔽后综合完成再在TCL console执行则正常

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008NnJ2BSAV/%E5%92%A8%E8%AF%A2%E4%B8%80%E4%B8%AA%E6%97%B6%E5

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Vivado 12-4739]
set_false_path 未忽略异步时钟间时序怎么办?

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · get_clocks · set_clock_groups · synthesis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查