fpga.love

EN App

知识库›AMD 社区问答速查›AWS FPGA 构建中 pblock_CL 的 BRAM 资源超限如何解决

AWS FPGA 构建中 pblock_CL 的 BRAM 资源超限如何解决

封装与引脚约束已闭环原帖 9 个回答 · 2.72K 次浏览|器件：Vitis v2020.1.0 / AWS F1（错误码：VPL UTLZ-1）

一句话结论：pblock_CL 不可由用户扩大，只能换更大器件、减少 BRAM 或改用 C/C++ kernel 使用 URAM

现象

Vitis AWS FPGA 硬件构建 impl 阶段报 RAMB18/RAMB36/FIFO 在 pblock_CL 中超限

根因

顶层设计使用的 BRAM 超过器件可用量，且 pblock_CL 由平台定义、用户无法扩大

可尝试的处理步骤

改用更大器件
修改代码减少 BRAM 使用
将 OpenCL kernel 改写为 C/C++ kernel 以使用 URAM
在 Vivado 中打开设计查看目标 pblock 利用率
在 Vivado 中打开设计并导出 xdc 查看 pblock_CL 约束

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQ41SAE/vitis-v202010-aws-fpga-ramb18-and-ramb36fifo-ove

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错 LVDS_25输出端口在布局时报错如何解决 XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：AWS-F1 · Vitis · BRAM · pblock

就这个问题继续问 AI → ← 返回 AMD 社区问答速查