fpga.love

EN App

知识库›AMD 社区问答速查›Vitis AI 3.0 中 PointPillars 多数算子为何跑在 CPU

Vitis AI 3.0 中 PointPillars 多数算子为何跑在 CPU 上？

ILA 在线调试社区未闭环原帖 9 个回答 · 182 次浏览|器件：Vitis AI 3.0 / ZCU102 (DPUCZDX8G)

一句话结论：建议对照 Model Zoo 的 PointPillars 示例排查模型差异，根因未确认

现象

20 个子图中仅 3 个分配给 DPU，cast、index、Conv1D 等算子回退到 CPU

根因

帖中未明确

可尝试的处理步骤

参考 Model Zoo 中 pt_pointpillars_kitti_12000_100_11.2G_3.0 示例，获取其浮点模型与网络源码
用 netron 对比自己的浮点模型与 Model Zoo 提供的模型，或用其源码重新训练

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ000017fWxC0AU/vitis-ai-dpu-compilation-issue-most-ops-executed

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突 Vivado JTAG配置报错但FPGA编程成功 ISE中如何将启动时钟改为JTAG CLK？

相关标签：Vitis AI · DPU · PointPillars · ZCU102

就这个问题继续问 AI → ← 返回 AMD 社区问答速查