fpga.love
EN App
知识库›AMD 社区问答速查›自定义IP的OOC综合报错找不到HDL源怎么办?

自定义IP的OOC综合报错找不到HDL源怎么办?

IP 打包与升级社区未闭环原帖 9 个回答 · 3.8K 次浏览|器件:Vivado(错误码:Common 17-69)

一句话结论:根因未确认,帖中建议检查顶层HDL与IP状态

现象

OOC综合自定义IP时报错,提示项目中找不到HDL源文件

根因

帖中未明确;提问者发现Vivado生成了带额外索引的自定义IP副本并试图编译它,但该副本并不存在

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006lLh8uSAC/unable-to-run-synthesis-no-hdl-sources-found-in-

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Common 17-69]
Placer 报错无法放置 BUFG 的解决方法

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Vivado · OOC · Custom IP · Synthesis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查