fpga.love

EN App

知识库›AMD 社区问答速查›Gen4 PHY 在 Gen3 速率下无法 linkup

Gen4 PHY 在 Gen3 速率下无法 linkup

PCIe / XDMA社区未闭环原帖 9 个回答 · 522 次浏览|器件：UltraScale+ PHY for PCI Express / Vivado 2021.1、2024.1

一句话结论：问题未解决，发帖人请求提供完整设计快照与 IP 配置以进一步分析

现象

LTSSM 停在 RCV_EQUAL，PIPE RX 无数据；Gen2 可 linkup

根因

帖中未明确

可尝试的处理步骤

将原 Gen3 PHY IP 替换为用相同方法生成的 Gen4 PHY IP 并连接 Gen3 设备
用逻辑分析仪观察 LTSSM 状态与 PIPE RX 数据
尝试切换 EIEOS V0.7 选项
改用 Vivado 2024.1 复现
用 Gen4 PHY IP 跑仿真验证 Gen3 下 linkup
抓取 Gen2 到 Gen3 的 phystatus、rxvalid、pipe clk、rxdata 波形

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008YULU2SAP/ultrascale-phy-for-pci-express-vivado-20211-pcie

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定 Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：PCIe · Gen4 · LTSSM · UltraScale+

就这个问题继续问 AI → ← 返回 AMD 社区问答速查