封装与引脚约束已闭环原帖 9 个回答 · 592 次浏览|器件：xczu2eg / System Management Wizard IP
一句话结论：用 Wizard IP 时约束由工具生成于 IP 的 .xdc；用 SYSMONE4 原语需手动约束
用户不清楚 Sysmon 的 vauxp* 模拟输入引脚是自动分配还是需在 .xdc 中手动约束
使用 System Management Wizard IP 时，选定 Analog Bank 后外部模拟输入引脚固定，工具自动生成引脚与 IOSTANDARD 约束并写入 IP 的 .xdc；若直接例化 SYSMONE4 原语则需自行编写约束
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQVQSA2/ultrascale-architecture-system-monitor-pin-assig
相关标签：Sysmon · UltraScale · pin assignment · XDC
就这个问题继续问 AI →