fpga.love
EN App
知识库›AMD 社区问答速查›Vitis Accel示例C仿真通过但协同仿真报SIGSEGV

Vitis Accel示例C仿真通过但协同仿真报SIGSEGV

HLS 综合社区未闭环原帖 9 个回答 · 451 次浏览|器件：Vitis 2020.2（错误码：SIGSEGV）

一句话结论：问题未解决，仅建议检查数组a的大小定义

现象

C仿真正常，协同仿真失败并报SIGSEGV

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wQpZjSAK/trying-to-run-a-vitis-accel-example-to-check-the

相关资料

Vivado HLS运行报错找不到fast_accel实现目录BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vitis · HLS · co-simulation · SIGSEGV

就这个问题继续问 AI → ← 返回 AMD 社区问答速查