fpga.love
EN App
知识库›AMD 社区问答速查›Kintex-7 8:1 DDR LVDS输出时序失败无法强制寄存器进IOB

Kintex-7 8:1 DDR LVDS输出时序失败无法强制寄存器进IOB

时序与实现社区未闭环原帖 9 个回答 · 451 次浏览|器件：Kintex-7 xc7k160t / Vivado 2024.1 / selectio_wiz

一句话结论：根因未定，需补充详细STA报告进一步分析

现象

fabric到OSERDESE2路径setup违例WNS约-2.6ns，工具报巨大时钟偏斜

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000012aoprKAA/timing-failure-on-81-ddr-lvds-output-cannot-forc

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：LVDS · OSERDESE2 · timing · Kintex-7

就这个问题继续问 AI → ← 返回 AMD 社区问答速查