封装与引脚约束已闭环原帖 9 个回答 · 520 次浏览|器件：Vivado 2020.2 / XC7Z101-CLG400
一句话结论：D6、D8、D9 为 PS 引脚，不在 PL 引脚列表中属正常现象
选择 XC7Z101-CLG400 后 Package Pin 列表中看不到 D6、D8、D9，但 xc7z010clg400pkg.txt 中有这些引脚
D6、D8、D9 是 PS 引脚，不连接到 PL，因此不出现在综合/实现后的引脚列表中；PL 引脚可交换，而 PS 引脚功能固定，由 block diagram 中的 Zynq block 配置定义
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpYHuSAM/there-are-no-d-pins-in-package-pin-list-in-vivad
相关标签：Vivado · Zynq · Package Pin · PS/PL
就这个问题继续问 AI → ← 返回 AMD 社区问答速查