Block Design 与 IP Integrator已闭环原帖 9 个回答 · 421 次浏览|器件：Vivado / XDMA
一句话结论：位宽转换IP的MI侧无ID信号，移出BD到顶层后问题解决
XDMA 256bit经位宽转换接aximm接口，综合报信号丢失错误
帖中未明确；提问者最终将AXI位宽转换IP移出BD放到顶层文件解决
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008Qe9iRSAR/the-interface-problem-of-using-aximm-in-block-de
相关标签：XDMA · AXI · Block Design · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查