fpga.love

EN App

知识库›AMD 社区问答速查›Tandem PROM 阶段1 pblock 范围过大

Tandem PROM 阶段1 pblock 范围过大

封装与引脚约束已闭环原帖 9 个回答 · 537 次浏览|器件：xc7k160tffg676 / Vivado / Quad-SPI flash

一句话结论：通过自定义 xdc 预先创建并限定阶段1 pblock 范围可解决

现象

opt_design 报错，Vivado 把全部收发器都放进了阶段1 pblock

根因

pcie_7x_0_build_stage1.tcl 仅在 pblock 不存在时才创建，导致阶段1 pblock 范围过大

可尝试的处理步骤

新建仅用于实现的 .xdc 文件
用 create_pblock 创建 pcie_7x_0_main_pblock_boot
用 resize_pblock -add 限定 SLICE/DSP48/RAMB18/RAMB36/GTXE2_CHANNEL_X0Y0:GTXE2_CHANNEL_X0Y3/GTXE2_COMMON_X0Y0/PCIE_X0Y0/USR_ACCESS_X0Y0 范围
用 add_cells_to_pblock 将相关单元加入该 pblock

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHvCNSA0/tandem-prom-stage-1-pblock-too-greedy

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错 LVDS_25输出端口在布局时报错如何解决 XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Tandem PROM · pblock · PCIe · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查