fpga.love
EN App
知识库›AMD 社区问答速查›Vivado综合报Timing 38-17初始化图错误

Vivado综合报Timing 38-17初始化图错误

时序与实现社区未闭环原帖 7 个回答 · 827 次浏览|器件:Vivado 2019.2(错误码:Timing 38-17)

一句话结论:帖中仅重复报错信息,未给出根因或解决方案

现象

Vivado 2019.2综合时读取时序库并应用约束阶段抛出异常,时序分析无法执行

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHqViSAK/syhthesis-errtiming-3817-an-error-was-encountere

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Timing 38-17]
综合时报Timing 38-17初始化图错误

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · Synthesis · Timing · Error

就这个问题继续问 AI → ← 返回 AMD 社区问答速查