fpga.love
EN App
知识库›AMD 社区问答速查›Vivado逻辑优化阶段DDR4 PHY IP生成失败

Vivado逻辑优化阶段DDR4 PHY IP生成失败

以太网与网络社区未闭环原帖 9 个回答 · 402 次浏览|器件:Vivado / Windows主机(错误码:[IP_Flow 19-3805] [Common 17-69] [Mig 66-119])

一句话结论:帖中未给出明确根因,仅建议检查日志、license及Windows路径长度限制

现象

逻辑优化阶段生成MIG核时ddr4_phy IP生成与综合失败,Vivado综合失败

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ00000a3o910AA/starting-logic-optimization-taskphase-1-generate

相关资料

Verdi调用10G Ethernet Subsystem IP报错未定义ZYNQ同时用USB0和USB1时USB1无法配置为gadget ethernetISE 14.7虚拟机启动报Host-Only网卡错误

相关标签:Vivado · DDR4 · MIG · IP_Flow

就这个问题继续问 AI → ← 返回 AMD 社区问答速查