封装与引脚约束社区未闭环原帖 9 个回答 · 390 次浏览|器件：Vivado
一句话结论：建议用ODDR原语转发时钟到引脚，但提问者未确认解决
Vivado不允许将spi_clk分配到两个不同引脚
帖中未明确；回答推测若spi_clk为真实时钟，从时钟树引出不被推荐且部分旧FPGA不允许
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSbvLSAT/spi-pin-assignment-2-pinsports
相关标签：SPI · Vivado · ODDR · clock
就这个问题继续问 AI → ← 返回 AMD 社区问答速查