封装与引脚约束已闭环原帖 9 个回答 · 734 次浏览|器件：Vivado 2017.4 / Windows 10 / KC-705（错误码：NSTD-1, UCIO-1）
一句话结论：在XDC中显式约束5个SPI端口的LOC和IOSTANDARD即可解决
生成bitstream时出现NSTD-1和UCIO-1 DRC错误，5个端口未指定IOSTANDARD和LOC
较新Vivado版本新增了这些DRC检查，因此之前未报错；需在XDC中显式指定5个端口的LOC和IOSTANDARD
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpXGGSA2/setting-iostandard-for-quad-spi-flash-configurat
相关标签：Vivado · DRC · XDC · Quad-SPI
就这个问题继续问 AI → ← 返回 AMD 社区问答速查