fpga.love
EN App
知识库›AMD 社区问答速查›Spartan-6能否接收1.1V LVDS输入

Spartan-6能否接收1.1V LVDS输入

封装与引脚约束已闭环原帖 9 个回答 · 393 次浏览|器件：Spartan-6

一句话结论：只要满足VID/VICM规格，LVDS输入时Bank电压可任意设置

现象

GPU的1.1V LVDS信号接入Spartan-6 Bank1普通I/O，Bank1 VCCO为3.3V，询问FPGA I/O能否支持该输入

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHtYzSAK/regarding-spartan6-iostandard

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Spartan-6 · LVDS · IOSTANDARD · DIFF_TERM

就这个问题继续问 AI → ← 返回 AMD 社区问答速查