fpga.love
EN App
知识库›AMD 社区问答速查›如何通过AXI从PS读取自定义IP内部ram信号

如何通过AXI从PS读取自定义IP内部ram信号

IP 打包与升级社区未闭环原帖 9 个回答 · 628 次浏览|器件：Vivado / AXI4-Lite

一句话结论：可用AXI读取，但需按地址设置rdata，帖中未给出完整实现

现象

自定义IP中ram为内部信号，非输出也未存入slv_reg，想从PS经AXI读取

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000070Rw7jSAC/read-an-internal-signal-of-a-custom-ip-core-with

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：AXI · AXI-Lite · custom-IP · PS

就这个问题继续问 AI → ← 返回 AMD 社区问答速查