fpga.love
EN App
知识库›AMD 社区问答速查›启用gated_clock_conversion后综合崩溃

启用gated_clock_conversion后综合崩溃

综合与实现社区未闭环原帖 9 个回答 · 407 次浏览|器件:Vivado 2020.2(错误码:An unexpected error has occurred (6))

一句话结论:开启gated clock转换选项导致综合崩溃,根因待查

现象

开启-gated_clock_conversion on与-flatten_hierarchy rebuilt后综合崩溃,不开启可完成综合与布局布线

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006sxe1JSAQ/purpose-to-enable-gated-convert-works-but-synthe

相关资料

CORDIC IP sin/cos结果乘法综合报Synth 8-502错误DFX时Verilog模块无法创建分区定义怎么办?SOC仿真elaborate步骤失败如何解决?

相关标签:Vivado · synthesis · gated_clock_conversion · crash

就这个问题继续问 AI → ← 返回 AMD 社区问答速查