fpga.love
EN App
知识库›AMD 社区问答速查›Vitis 2022.2 生成 FSBL 时找不到 xil_io.h 怎么办？

Vitis 2022.2 生成 FSBL 时找不到 xil_io.h 怎么办？

ILA 在线调试社区未闭环原帖 9 个回答 · 433 次浏览|器件：Vitis IDE 2022.2 / ZynqMP（错误码：fatal error: xil_io.h: No such file or directory）

一句话结论：平台工程未更新或编译失败导致头文件缺失，需先修复 platform 构建

现象

编译 psu_init.c 报 xil_io.h 不存在，随后 BSP 构建失败，FSBL 无法生成

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008JLr0kSAD/psuinitc1510-fatal-error-xilioh-no-such-file-or-

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK？

相关标签：Vitis · FSBL · BSP · header

就这个问题继续问 AI → ← 返回 AMD 社区问答速查