fpga.love
EN App
知识库›AMD 社区问答速查›VPSS IP仅色彩空间转换时单时钟连接问题

VPSS IP仅色彩空间转换时单时钟连接问题

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 493 次浏览|器件：VPSS IP / DisplayPort示例设计

一句话结论：把axi_interconnect时钟设为与VPSS一致的275MHz即可解决

现象

VPSS仅配置色彩空间转换时只有1个aclk输入，用275MHz或100MHz均报错

根因

总线上两端需同速；VPSS时钟为275MHz，则驱动M_AXI的axi_interconnect时钟也需设为275MHz

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpYwJSAU/problems-adding-video-processing-ss-ip-core-in-b

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：VPSS · axi_interconnect · clock · block design

就这个问题继续问 AI → ← 返回 AMD 社区问答速查