fpga.love
EN App
知识库›AMD 社区问答速查›一个时钟输入引脚如何驱动多个clk_wizard？

一个时钟输入引脚如何驱动多个clk_wizard？

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 1.23K 次浏览|器件：Vivado Block Design / clocking wizard

一句话结论：可通过两个端口在wrapper中合并为同一顶层端口实现共享

现象

Block Design中两个clocking wizard无法共享同一时钟输入引脚，IBUFG被归入IP资源无法共用

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpTbuSAE/problem-with-one-clock-input-pin-driving-multipl

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：clocking_wizard · IBUFG · block_design · clock

就这个问题继续问 AI → ← 返回 AMD 社区问答速查