fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2024.1 实现后时序仿真失败

Vivado 2024.1 实现后时序仿真失败

时序与实现社区未闭环原帖 9 个回答 · 457 次浏览|器件:Vivado 2024.1 / Vivado 2022.1(错误码:XSIM 43-3918)

一句话结论:疑似 Xsim 工具缺陷,2022.1 正常而 2024.1 出现 SDF 反标注失败

现象

2024.1 后实现时序仿真结果异常,elaborate.log 出现 SDF 反标注警告

根因

帖中未明确,怀疑为 Xsim 工具问题,已计划提交 CR

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008iUddFSAS/post-implementation-timing-simulation-fails-in-v

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [XSIM 43-3918]
Vivado 2024.1 后实现时序仿真失败而 2022.1 正常

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · Xsim · SDF · Timing Simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查