fpga.love
EN App
知识库›AMD 社区问答速查›多lane GTY在PCIe Gen3/Gen4下部分lane异常

多lane GTY在PCIe Gen3/Gen4下部分lane异常

PCIe / XDMA社区未闭环原帖 9 个回答 · 446 次浏览|器件:Vivado 2023.2 / xczu19eg-ffvc1760-2-i / PCIe PHY IP ver 1.0

一句话结论:Gen3/Gen4部分lane环回失败,根因未确认,疑与SKP有序集插入有关

现象

Gen1/Gen2 PMA环回全lane正常,Gen3/Gen4部分lane收不到预期数据

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008vYznASAS/pcie-phy-ip-gtysome-lanes-of-a-multilane-gty-fai

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁?CPM4 NOC时钟无法连接到AXI NOC

相关标签:PCIe · GTY · PMA loopback · Gen3

就这个问题继续问 AI → ← 返回 AMD 社区问答速查