PCIe / XDMA社区未闭环原帖 9 个回答 · 384 次浏览|器件：xczu7ev-ffvc1156-2-i / DMA/Bridge Subsystem for PCIe Express 4.1 IP
一句话结论：提问者将按建议继续排查，帖中尚无最终结论
Link CAP为Gen3 x4但实际链路降级为x1，Lane1/2/3报Lane error
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008XkD4NSAV/pcie-has-lane-error-link-cap-is-gen3-x4-but-it-i
相关标签：PCIe · UltraScale+ · LTSSM · IBERT
就这个问题继续问 AI → ← 返回 AMD 社区问答速查