fpga.love

EN App

知识库›AMD 社区问答速查›Vitis RTL Kernel 中 pblock 不生效怎么办？

Vitis RTL Kernel 中 pblock 不生效怎么办？

封装与引脚约束已闭环原帖 9 个回答 · 569 次浏览|器件：Vitis 2020.2 / XRT 2.8 / U250 xilinx_u250_gen3x16_xdma_3_1_202020_1

一句话结论：通过 TCL.PRE 在 place_design 前读取 pblock XDC 可解决，但需在 kernel 外部定义 pblock

现象

Vitis 工程中实现工具尽量避开 pblock 放置逻辑，pblock 被忽略

根因

打包 kernel 时父 pblock 无法被识别，created_pblock 约束会被移除

可尝试的处理步骤

参考文档 Using the -vivado and -advanced Options，为 VPL 的 place_design 添加 TCL.PRE
在 tcl 文件中通过 read_xdc ../XX.xdc 读取含 kernel 模块 pblock 的 XDC
在 kernel 外部定义 IP/kernel 的 pblock

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQ0aSAE/pblock-in-vitis-rtl-kernel-not-working

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错 LVDS_25输出端口在布局时报错如何解决 XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：pblock · Vitis · RTL Kernel · VPL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查