fpga.love
EN App
知识库›AMD 社区问答速查›Kintex FPGA 中 OSERDES2 的引脚分配有何限制

Kintex FPGA 中 OSERDES2 的引脚分配有何限制

封装与引脚约束社区未闭环原帖 9 个回答 · 366 次浏览|器件：Kintex FPGA

一句话结论：1Gbps 可用 ISERDES 实现，2Gbps 不行，需动态调整采样点，可参考 7 系列 XAPP

现象

用户想用 ISERDES2 实现 1Gb/s LVDS，不确定 SERDES 是否有专用引脚、能否任选用户引脚

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hphewSAA/oserdes2-pin-assignment-for-kintex-fpga

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：OSERDES2 · ISERDES2 · Kintex · LVDS

就这个问题继续问 AI → ← 返回 AMD 社区问答速查