fpga.love
EN App
知识库›AMD 社区问答速查›Vivado设计中自定义IP无输出怎么办

Vivado设计中自定义IP无输出怎么办

IP 打包与升级社区未闭环原帖 9 个回答 · 508 次浏览|器件：Vivado HLS / Vivado / Zynq APSoC / AXI VDMA

一句话结论：帖中仅给出排查建议，未确认根因

现象

HLS仿真有输出，集成到Vivado设计后经ILA观察自定义IP无输出，导出bin文件为空白

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHlHJSA0/no-output-from-vivado-design-with-custom-ip

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado HLS · Custom IP · ILA · AXI VDMA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查