综合与实现已闭环原帖 7 个回答 · 628 次浏览|器件：Vivado 2017.3.1 / xc7a35
一句话结论：已提交CR-991075，可用条件取反改写或加输出寄存器规避
Vivado 2017.3.1综合时在HARTLOptAbc.cxx第1220行报nloptAssert错误并崩溃
帖中未明确；仅定位到SIN查找表代码触发崩溃，DSP资源映射疑似相关，已提交CR-991075待评估修复
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpt1CSAQ/nloptassert-unexpected-error-in-file-rwallworksp
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Artix-7 →相关标签：Vivado · Synthesis · nloptAssert · CR-991075
就这个问题继续问 AI → ← 返回 AMD 社区问答速查