Vivado 报错与许可社区未闭环原帖 9 个回答 · 408 次浏览|器件：Vivado
一句话结论：帖中未给出结论，仅要求提供完整日志以排查
综合方法学报告控制器内部多个时钟引脚未被时序时钟驱动，顶层缺少sl_iport0[36:0]
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000078QUhWSAW/my-ddr4-ctrl-is-configured-without-debug-signals
相关标签：DDR4 · Vivado · synthesis · methodology
就这个问题继续问 AI → ← 返回 AMD 社区问答速查