Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 185 次浏览|器件：Vivado / mipi_dsi_tx_subsystem
一句话结论：问题未解决，建议检查总线设置并考虑使用AXI VIP仿真
仿真时axi_lite写地址/写数据ready输出一直为0，无法写寄存器，但可读寄存器
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ000018IDBe0AO/mipidsitxsubsystem%E4%BB%BF%E7%9C%9F%E6%97%B6%E6
相关标签：mipi_dsi · axi_lite · simulation · vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查